BMS 보호 기능 ① OVP·UVP 회로 설계 실전 — 과전압·저전압 보호의 원리부터 검증까지

"셀이 터지기 전, BMS가 먼저 막아야 합니다"

배터리 팩 개발을 처음 시작하는 분들이 의외로 가장 먼저 맞닥뜨리는 개념이 OVP(Over-Voltage Protection, 과전압 보호)와 UVP(Under-Voltage Protection, 저전압 보호)입니다. 이름은 단순해 보이지만, 실제 현장에서는 "보호 기준을 몇 볼트로 잡느냐", "하드웨어로 차단할 거냐, 소프트웨어로 처리할 거냐", "딜레이는 얼마로 설정해야 안전하냐"까지 결정해야 할 사항이 수십 가지에 달합니다.

이번 글에서는 OVP와 UVP가 왜 필요한지, 회로 구성은 어떻게 되는지, 그리고 실제 검증(DVP) 시험에서 어떤 방식으로 Pass/Fail을 판정하는지까지 실무 관점에서 정리합니다.

1. 왜 OVP·UVP가 필요한가 — 셀의 한계 전압

리튬이온 셀에는 반드시 지켜야 할 전압 동작 윈도우(Operating Voltage Window)가 있습니다. 셀 화학계에 따라 다르지만, 가장 많이 쓰이는 NMC(니켈-망간-코발트) 계열 기준으로는 일반적으로 2.5V ~ 4.2V가 안전 동작 범위입니다.

과전압(Over-Voltage): 충전 중 4.2V를 초과하면 양극 구조가 불안정해지고, 전해질이 산화 분해됩니다. 리튬이 음극에 과잉 삽입되면 리튬 도금(Lithium Plating)이 발생해 내부 단락·발화 위험이 급증합니다.

저전압(Under-Voltage): 방전이 지나쳐 2.5V 이하로 떨어지면 구리 집전체가 용해돼 단락 경로를 만들거나, 이후 재충전 시 양극 활물질 비가역 손상이 일어납니다. 이른바 과방전(Deep Discharge) 상태로, 셀이 회복 불가능한 손상을 입습니다.

OVP와 UVP는 단순한 "기능"이 아니라 배터리 시스템 전체의 첫 번째 안전 장벽입니다.

2. 하드웨어 구성 — 셀 감시 IC와 FET 차단 회로

실제 BMS 하드웨어에서 OVP/UVP 보호는 크게 두 레이어로 구성됩니다.

레이어 1 — 셀 감시 IC(Cell Monitor IC): TI의 BQ76940, Renesas의 ISL78600, Analog Devices의 LTC6813 같은 전용 IC가 각 셀의 전압을 수십 밀리초 단위로 모니터링합니다. 설정된 임계값을 초과하면 ALERTn 핀 또는 FAULT 신호를 BMS 마이크로컨트롤러(MCU)로 전달합니다.

레이어 2 — FET 차단 회로: BMS 메인 MCU가 FAULT 신호를 수신하면, 팩 출력 라인에 직렬로 연결된 MOSFET(충전 FET, 방전 FET)을 차단합니다. 과전압 시에는 충전 FET를 OFF, 저전압 시에는 방전 FET를 OFF하는 구조입니다.

핵심 설계 파라미터 세 가지:

• 보호 임계값(Threshold): OVP는 주로 4.20~4.25V, UVP는 2.5~2.8V
• 딜레이 타임(Delay Time): 순간 노이즈 오트리거 방지를 위해 통상 0.1~1초
• 릴리스 조건(Release Hysteresis): OVP 릴리스는 보통 4.10~4.15V

3. 소프트웨어 보호와의 역할 분담

소프트웨어 1차 보호(SW Level 1): MCU 펌웨어가 셀 전압을 주기적으로 읽어 임계값을 넘으면 FET를 제어합니다. 보통 셀 IC의 하드웨어 임계값보다 0.05~0.1V 안쪽에 설정해 하드웨어 보호가 작동하기 전에 SW가 먼저 처리하도록 합니다.

하드웨어 2차 보호(HW Level 2): SW가 실패했을 때의 최종 보루. ISO 26262(기능 안전) 관점에서는 이 두 레이어의 독립성 확보가 ASIL B 이상 달성의 핵심 요건 중 하나입니다.

DVP 시험에서는 두 레이어를 각각 독립 검증합니다. SW 보호 검증 시에는 HW 보호를 임시로 비활성화한 상태에서, HW 보호 검증 시에는 MCU를 리셋하거나 SW를 동작 불가 상태로 만든 뒤 HW 단독 차단 여부를 확인합니다.

4. 검증 시험 — DVP에서 OVP·UVP를 어떻게 확인하나

벤치 레벨 단셀 시험: 하나의 셀 슬롯에 전압을 외부 가변전원으로 인가해 OVP 임계값에 가까이 올린 뒤, 보호 동작(FET 차단 + 경고 신호 발생)이 설계대로 일어나는지 확인합니다. 타이밍 분석은 오실로스코프로 셀 전압 파형과 FET 게이트 파형을 동시에 캡처해 딜레이를 측정합니다.

HiL(Hardware-in-the-Loop) 시험: 배터리 시뮬레이터가 셀 전압을 실시간으로 모델링하고 BMS에 인가합니다. 자동화 스크립트를 통해 OVP/UVP 임계값 전후 수십 개의 전압 포인트를 자동으로 스윕하고 각각의 보호 동작 여부를 Pass/Fail로 기록합니다.

판정 기준: "설계한 임계값 ± 허용 오차 이내에서 설계한 딜레이 시간 내에 FET가 차단되면 Pass."

마무리 — 보호 기능은 "작동 안 하는 게 최선"이지만, "작동할 때 반드시 작동해야" 합니다

OVP와 UVP는 정상 운용 구간에서는 절대로 작동하지 않아야 합니다. 하지만 비정상 조건에서는 단 한 번도 빠짐없이 작동해야 합니다. 그 신뢰성을 확보하는 것이 BMS 보호 기능 설계와 검증의 본질입니다.

다음 편에서는 OCP(과전류 보호)와 OTP(과온도 보호)를 이어서 다룰 예정입니다. 전류와 온도 보호는 전압 보호보다 응답 속도 설계가 훨씬 까다롭습니다. 어떤 부분이 궁금하신지 댓글로 남겨주시면 그 포인트를 중점적으로 다뤄보겠습니다!

태그: #OVP #UVP #BMS보호기능 #과전압보호 #저전압보호 #BMS회로설계 #셀보호 #배터리안전 #DVP검증 #자동차전장